Tópicos Especiales Sobre Sistemas Distribuidos

Centro de Investigación y de Estudios Avanzados del IPN
Departamento de Ingeniería Eléctrica
Sección de Computación

Arquitectura Avanzada de Computadoras
Invierno 2001

Arturo Díaz Pérez
adiaz@cs.cinvestav.mx

Evaluación Final

(solo acceso local)

Objetivo

Presentar los tópicos más recientes sobre el desarrollo de microprocesadores modernos y las técnicas para explotar su rendimiento.

Descripción

Los avances en el rendimiento de los procesadores modernos son dramáticos. Aun cuando buena parte del rendimiento actual se debe a los avances en la tecnología de computadoras, esto mismo ha permitido que la arquitectura de los procesadores evolucione y se pueden ejecutar más y mejores funciones directamente sobre un procesador. La disponibilidad a bajo costo de los microprocesadores, hace que el estudio de la arquitectura de computadoras sea necesario para aquel interesado en conocer cómo explotar al máximo el rendimiento de los procesadores actuales. En el curso se revisan los aspectos más relevantes de la arquitectura de computadoras los cuales le permiten ofrecer mejores rendimientos. Después de revisar los aspectos para evaluar el rendimiento de un procesador, se revisan los avances en el diseño de conjuntos de instrucciones. Posteriormente, se revisa la organización de la jerarquía de memoria y los diferentes aspectos sobre la ejecución paralela de varias instrucciones. Finalmente, se revisa la organización de computadoras paralelas y la organización de computadoras reconfigurables.

Contenido

Introducción. Los microprocesadores de inicios del siglo XX1.

Organización y arquitectura de las computadoras modernas

La evolución y rendimiento de las computadoras

Conjuntos de instrucciones: características y funciones

Tipos de operandos y tipos de operaciones

Formatos y modos de direccionamiento

Ciclos de instrucciones

Ejecución pipeline

Conjuntos de instrucciones reducidos

Jerarquía de Memoria

Memoria caché

Organización de DRAM

Memoria principal

Paralelismo a nivel de instrucciones y procesadores superescalares

Revisión

Aspectos de diseño

Predicción de saltos

Ejecución fuera de orden

Arquitecturas paralelas

Multiprocesadores

Coherencia de caché

Clusters

Acceso no uniforme a memoria

Cómputo vectorial

Arquitecturas reconfigurables

Organización de arquitecturas reconfigurables

Ejemplos de arquitecturas reconfigurables

Técnicas de compilación para arquitecturas reconfigurables

Síntesis funcional de circuitos para arquitecturas reconfigurables

Bibliografía

[Buell96] Buell, Duncan A. Arnold, Jeffrey M. and Kleinfelder, Walter, J. Splash 2: FPGAs in a Custom Computing Machine. IEEE Computer Society Press. Los Alamitos, CA. ISBN 0-8186-7413-X.

[Culler99] Culler, David E., Sing, Jaswinder Pal and Gupta, Anoop. Parallel Computer Architecture: A Hardware/Software Approach. Morgan Kauffmann Publishers. San Francisco, CA. 1996. ISBN 1-55860-343-3.

[Hennesy96] Hennesy, John L. and Patterson, David A. Computer Architecture: A Quantitative Approach: Second Edition. Morgan Kauffmann Publishers. San Francisco, CA. 1996. ISBN 1-55860-329-8.

[Hill2000] Hill, Mark D., Jouppi, Norman P. and Sohi, Furindar P Eds. Readings in Compuer Architecture. Morgan Kauffmann Publishers. San Francisco, CA. 2000. ISBN 1-55860-539-8.

[Morris2000] Morris Mano, M. and Kime, Charles R. Logic and Computer Design Fundamentals: Second Edition. Prentice Hall. New Jersey. ISBN 0-13-012468-0.

[Patterson98] Patterson, David A and Hennesy, John L. Computer Organization & Design: The Hardware/Software Interface: Second Edition. Morgan Kauffmann Publishers. San Francisco, CA. 1998. ISBN 1-55860-491-X.

[Stallings2000] Stallings, William. Computer Organization and Architecture: Fifth Edition. Prentice Hall. New Jersey. ISBN 0-13-081294-3.

Evaluación

Proyecto de Curso	60 %
Presentación No. 1	10 %
Presentación No. 2	10 %
Examen	20 %

Lugar y Hora

Martes y Jueves de 18 a 20 Hrs.
Salón de Clases de Computación. Edificio de Computación.

Información adicional: adiaz@cs.cinvestav.mx