Centro de Investigación y de
Estudios Avanzados del IPN
Departamento de Ingeniería Eléctrica
Sección de Computación
Dr. Arturo Díaz Pérez
Los temas de
tesis que estaré interesado en desarrollar para el año académico 2005-2006 son
los siguientes:
- Diseño e implementación de un algoritmo
hardware/software para resolver el problema del RNA (ácido ribonucleico).
Las secuencias de RNA se agrupan en estructuras secundarias formando
patrones, entre todas las posibles estructuras secundarias se considera
únicamente aquella que tiene asociada la menor energía. Existen algoritmos
de complejidad O(n3) y O(n4) para
resolver el problema, ambos están basados en programación dinámica. Se han
implementado algoritmos paralelos de grano grueso para resolverlo. Por las
características del problema, es posible desarrollar un algoritmo paralelo
de grano fino que se pueda implantar sobre FPGAs.
- Diseño e implementación en FPGAs de un algoritmo
asimétrico para compresión/descompresión de imágenes para dispositivos
móviles ligeros. Se ha hecho un estudio de los algoritmos de compresión
con pérdida para la transmisión de imágenes hacia dispositivos móviles. Se
cuenta con implementaciones en software de los mismos, sin embargo, es
posible diseñar circuitos para compresión y descompresión que permita
desarrollar tales actividades de forma más eficiente. Se plantea utilizar
el esquema de compresión con fractales e implementar el algoritmo sobre
FPGAs.
- Diseño e implementación en FPGAs de un algoritmo
para resolver el problema de satisfactibilidad (SAT). SAT es un problema
de una gran importancia teórica y se refiere a la verificación de la
satisfactibilidad (hacer verdadera) una fórmula proposicional. SAT es un
problema NP-completo y recientemente se han desarrollado algoritmos en
hardware para resolverlo. Lo anterior se debe a que sus características lo
hacen muy adecuado para implantarse en hardware pues utiliza longitudes de
palabra no estándar, la mayoría de sus operaciones trabajan a nivel de
bits, el procedimiento básico se repite una gran cantidad de veces y su
implementación en software reporta resultados muy lentos para problemas de
tamaño moderado. Se pretende diseñar una circuito base para la
verificación la satisfactibilidad de una cláusula. Sobre este circuito se
plantea una arquitectura iterativa que analice cada una de las cláusulas
de la fórmula proposicional y una arquitectura tipo pipeline para
traslapar en el tiempo el análisis de cláusulas diferentes y obtener un
mejor rendimiento.
- Desarrollo de herramientas de monitoreo, análisis
de patrones de acceso y detección de intrusos en servidores Linux. El propósito
de este trabajo es combinar diversas técnicas de monitoreo de bitácoras de
uso para un servidor Linux para extraer patrones de acceso que determinen
comportamientos normales. De esta manera, es posible desarrollar un
sistema de detección de intrusos basado en anomalías que además de
recolectar información y analizar patrones, genere mecanismos de respuesta
ante una anomalía detectada. El sistema de monitoreo recolectará información
de los archivos syslog, messages, maillog, secure, httplog y relacionados.
Mediante correlación de la información extraída en cada archivo se
identificarán patrones de uso normal. A través de un módulo adicional se
determinará cuando un usuario o servicio tiene un comportamiento esperado
o anormal. En el caso de comportamientos anormales, el sistema deberá
establecer mecanismos de respuesta adecuados que permitan confinar y
reducir los efectos de los huecos de seguridad detectados. Entre los
patrones de uso que se podrían analizar se pueden citar: los accesos más
frecuentes, los programas más utilizados, los correos recibidos desde una
misma fuente, la fuente original de un mensaje recibido, procesos de
autenticación adicionales para mensajes recibidos de usuarios conocidos y
las conexiones y servicios de red usados de manera normal.
Para mayor información
consulte el documento anexo.